IT之家 6 月 13 日消息，在北京时间今日凌晨举行的 Advancing AI 2025 大会上，AMD 对明年推出的下一代 EPYC 霄龙服务器处理器 "Venice" 进行了介绍。

AMD 宣称 "Venice" 处理器为“最高性能服务器 CPU”：其将包含至多 256 个 2nm 的 "Zen 6" 微架构核心，拥有 2 倍的 CPU 与 GPU 通信带宽，代际性能提升达到 70%，内存总带宽高达 1.6TB/s。

结合演示资料的脚注，EPYC "Venice" 在双路配置下可提供 128 条 PCIe 6.0 通道，这项数据和核心数量都与此前爆料的 SP7 平台版 "Zen 6" EPYC 相符。

以此为前提计算，EPYC "Venice" 将支持至少 12500MT/s 的高速内存，这与第二代 DDR5 MRDIMM 的 12800MT/s 非常接近。

IT之家注：12500MT/s 对应 12500Mbps 的单通道带宽，在 16 通道、每通道 64bit 下就是 1.6TB/s。

"Venice" 将包含至多 256 个 "Zen 6c" 高密度核心，而目前 "Zen 5c" EPYC 至高可达 192 核，如果将 70% 的代际性能提升带入，这相当于在服务器处理器上 "Zen 6c" 的单核将比 "Zen 5c" 高出 27.5%。

广告声明：文内含有的对外跳转链接（包括不限于超链接、二维码、口令等形式），用于传递更多信息，节省甄选时间，结果仅供参考，IT之家所有文章均包含本声明。